Обычный источник тока на основе полевого транзистора с p-n переходом (JFET), показанный на Рисунке 1а, имеет средний выходной импеданс и большой производственный разброс напряжения отсечки VP и начального тока стока IDSS. Эти производственные разбросы ограничивают начальную точность установки тока, которую может иметь схема при фиксированном значении R1. Большинство пользователей таких источников тока отбирают VP и IDSS для каждой партии JFET, а затем выбирают R1, решив сначала квадратное уравнение
относительно напряжения затвор-исток VGS, а затем вычисляя ток источника ISRC по формуле
После завершения этих привязанных к производственной партии вычислений ошибка установки тока может составлять менее ±15%. Помимо начальной погрешности при фиксированной температуре окружающей среды, дополнительную ошибку вносит температурная зависимость напряжения VGS, добавляющая дрейф выходного тока, величина которого составляет 0.3%/°C. Температурная зависимость VGS является функцией как отрицательного температурного коэффициента IDSS, обусловленного изменением подвижности электронов, так и положительного температурного коэффициента VP. Поэтому напряжение VGS имеет одну рабочую точку ID, в которой его температурный коэффициент равен нулю, но, вероятнее всего, ID будет не тем током, который требуется от источника. При используемых обычно резисторах с допуском 1% и температурном коэффициенте 25 ppm/°C вклад R1 в любые ошибки установки тока будет минимальным. Допустимое входное напряжение источника тока находится в диапазоне от VGS до BVDSS. (Здесь BVDSS – пробивное напряжение затвор-исток). Выходное сопротивление RO этого источника тока равно приблизительно 1 МОм. Увеличить RO примерно до 10 МОм можно путем добавления еще одного JFET в каскодном включении.
Напротив, в составной схеме на Рисунке 1б выходное сопротивление улучшается за счет опорного напряжения микросхемы, добавляемого к полевому транзистору. Ток источника ISRC равен выходному напряжению микросхемы IC1, деленному на сопротивление R1, плюс небольшой земляной ток IC1 (50 мкА). Хороший коэффициент подавления пульсаций питания микросхемы LM4130 полностью компенсирует любые вариации напряжения VGS полевого транзистора. Ток от V+ проходит через n-канальный JFET (от стока к истоку) на вход питания микросхемы IC1, а затем через выход VREF и резистор R1 возвращается в V–. Ток затвора транзистора Q1 находится в диапазоне пикоампер. Напряжение VGS транзистора, равное примерно 1.2 В, поддерживает смещение IC1 на уровне, значительно превышающем падение напряжения на ее проходном элементе.
На Рисунке 2 показаны зависимости тока ISRC от напряжения VIN для простого источника на JFET и для составного источника тока. Наклон этих двух рабочих графиков представляет собой величину, обратную выходному сопротивлению. Составная схема имеет выходное сопротивление более 200 МОм, тогда как выходное сопротивление схемы, состоящей только из JFET, равно 0.2 МОм.
Рисунок 2. | Составная конфигурация снижает зависимость ISRC от VIN. |
В меньшей степени, чем выходное сопротивление, схема на Рисунке 1б также улучшает начальную точность тока ISRC. Точность установки тока ISRC определяется компонентами IC1 и R1. Оба этих компонента доступны в версиях, имеющих точность, по крайней мере, 0.1%. Однако земляной ток 50 мкА микросхемы IC1 вносит смещение в ISRC, что необходимо учесть в расчетах. Практическим ограничением точности ISRC является вариация земляного тока микросхемы IC1, составляющая ±7 мкА. В Таблице 1 показаны значения практической точности, которой можно достичь для ряда значений ISRC.
Таблица 1. | Влияние сопротивления R1 на точность ISRC | ||||||||||||||||||||||||
|
Рисунок 3 позволяет сравнить температурные характеристики источников тока. Опять же, при ISRC меньше 200 мкА преобладающий вклад в погрешность вносят вариации земляного тока IC1. Температурные изменения земляного тока микросхемы IC1 укладываются в диапазон ±5 мкА.
Рисунок 3. | Составная конфигурация также слегка снижает зависимость ISRC от температуры. |
Входные напряжения составной схемы могут находиться в диапазоне от VGS + 2.1 В до BVDSS + 5.5 В или примерно от 3.5 до 36 В. В случае превышения допустимого входного напряжения выходной ток падает до микроамперного уровня из-за разрушения КМОП структур микросхемы LM4130. Составную конфигурацию можно усовершенствовать, включив два JFET каскодно, что увеличит выходное сопротивление примерно до 1 ГОм и расширит диапазон входных напряжений VIN более чем до 70 В.